Intel và SoftBank đang tăng tốc phát triển chuẩn bộ nhớ mới Z-Angle Memory (ZAM), hướng tới thay thế HBM trong các hệ thống AI hiệu năng cao với băng thông gấp đôi HBM4, dung lượng lớn hơn và ưu thế về nhiệt.
ZAM được mô tả là chuẩn bộ nhớ 3D băng thông cao, mật độ lớn và tiêu thụ điện thấp, do Intel hợp tác với SoftBank và công ty con SAIMEMORY phát triển, nhắm vào vai trò “thế hệ kế tiếp” của HBM trong trung hạn. Chuẩn này được tối ưu cho các bộ tăng tốc AI khi nhu cầu băng thông bộ nhớ và dung lượng tiếp tục tăng, trong khi HBM ngày càng gặp giới hạn về nhiệt và công suất.
![[IMG]](https://tinhte.org/img.php?url=https%3A%2F%2Fcdn.wccftech.com%2Fwp-content%2Fuploads%2F2026%2F05%2FZ-Angle-Memory-ZAM-from-Intel-scaled.jpg)
Tại hội nghị VLSI Symposium 2026, Intel và SAIMEMORY sẽ công bố thêm chi tiết kỹ thuật của ZAM, một phần đã được hé lộ trước. Thiết kế demo hiện tại sử dụng cấu trúc xếp chồng 9 lớp, gồm tám stack DRAM với lớp silicon dày 3 micron giữa mỗi stack, cùng một đế logic điều khiển chung cho toàn bộ 9 stack. Cấu trúc này dùng ba lớp TSV, mỗi lớp tích hợp 13.700 đường kết nối Through-Silicon Via với công nghệ hybrid bonding.
Về thông số, mỗi lớp ZAM cung cấp 1,125 GB dung lượng, đạt 10GB cho một stack và 30GB cho toàn bộ gói demo. Kích thước stack là 171 mm vuông (15,4 x 11,1 mm), mật độ băng thông khoảng 0,25 Tb/giây trên mỗi mm vuông, tương đương 5,3 TB/giây cho một stack. Theo Wccftech, đây là mức băng thông gấp đôi HBM4, thậm chí cạnh tranh với HBM4E dù ZAM chỉ được kỳ vọng bước vào giai đoạn sản phẩm trong khoảng 2028–2030.
![[IMG]](https://tinhte.org/img.php?url=https%3A%2F%2Fcdn.wccftech.com%2Fwp-content%2Fuploads%2F2026%2F05%2FIntel-ZAM-Z-Angle-Memory-vs-HBM.jpg)
ZAM được định vị là câu trả lời cho các điểm yếu khi HBM tiếp tục mở rộng: cấu trúc phức tạp hơn, sinh nhiệt lớn và tiêu thụ điện cao. Kiến trúc dựng theo trục dọc của ZAM được tối ưu cho tản nhiệt, giúp dòng nhiệt thoát tốt hơn mà không phải đi xuyên qua các lớp wiring như HBM truyền thống. Hướng phát triển này cũng mở đường cho khả năng xếp chồng rất cao, hỗ trợ trên 9 lớp với lớp silicon cực mỏng 3 micron và TSV “via-in-one”.
Intel và SAIMEMORY đặt mục tiêu cuối cùng là xây dựng một khối bộ nhớ 3D mật độ cao thông qua công nghệ đóng gói 3,5D, kết hợp cả lớp dọc và ngang trên cùng một đế. Trên một đế đóng gói chung, Intel muốn đặt cả stack bộ nhớ ZAM, mạch cấp nguồn, khối giao tiếp quang và I/O, rồi dùng các kỹ thuật ghép die đời mới kèm kết nối I/O không dây bằng ghép từ trường. Cách làm này giúp tăng mật độ kết nối, giảm dây dợ phức tạp, mở đường cho các thế hệ bộ nhớ ZAM sau này vừa nhanh vừa mát hơn.
Hiện tại, HBM vẫn là lựa chọn số một cho GPU và bộ tăng tốc AI, nhưng Intel kỳ vọng ZAM có thể trở thành lựa chọn cạnh tranh khi bài toán nhiệt, công suất và quy mô bộ nhớ ngày càng trở nên căng thẳng với các mô hình AI sinh nội dung. Tuy vậy, ZAM cần bước ra ứng dụng thực tế và có sản phẩm thương mại trước khi có thể thực sự được xem là đối thủ xứng tầm với HBM trong các hệ thống AI đang bùng nổ.
Wccftech.
Lộ trình phát triển HBM đến năm 2038: HBM8 với giao tiếp 16,384 bit, tích hợp NAND và công suất...
Lộ trình phát triển HBM đến năm 2038: HBM8 với giao tiếp 16,384 bit, tích hợp NAND và công suất lên tới 180 W mỗi lớp
Viện Khoa học và Công nghệ Tiên tiến Hàn Quốc (KAIST) vừa công bố báo cáo nghiên cứu mới về bộ nhớ, mô phỏng tiến trình phát...
tinhte.vn
ZAM được mô tả là chuẩn bộ nhớ 3D băng thông cao, mật độ lớn và tiêu thụ điện thấp, do Intel hợp tác với SoftBank và công ty con SAIMEMORY phát triển, nhắm vào vai trò “thế hệ kế tiếp” của HBM trong trung hạn. Chuẩn này được tối ưu cho các bộ tăng tốc AI khi nhu cầu băng thông bộ nhớ và dung lượng tiếp tục tăng, trong khi HBM ngày càng gặp giới hạn về nhiệt và công suất.
Tại hội nghị VLSI Symposium 2026, Intel và SAIMEMORY sẽ công bố thêm chi tiết kỹ thuật của ZAM, một phần đã được hé lộ trước. Thiết kế demo hiện tại sử dụng cấu trúc xếp chồng 9 lớp, gồm tám stack DRAM với lớp silicon dày 3 micron giữa mỗi stack, cùng một đế logic điều khiển chung cho toàn bộ 9 stack. Cấu trúc này dùng ba lớp TSV, mỗi lớp tích hợp 13.700 đường kết nối Through-Silicon Via với công nghệ hybrid bonding.
Về thông số, mỗi lớp ZAM cung cấp 1,125 GB dung lượng, đạt 10GB cho một stack và 30GB cho toàn bộ gói demo. Kích thước stack là 171 mm vuông (15,4 x 11,1 mm), mật độ băng thông khoảng 0,25 Tb/giây trên mỗi mm vuông, tương đương 5,3 TB/giây cho một stack. Theo Wccftech, đây là mức băng thông gấp đôi HBM4, thậm chí cạnh tranh với HBM4E dù ZAM chỉ được kỳ vọng bước vào giai đoạn sản phẩm trong khoảng 2028–2030.
ZAM được định vị là câu trả lời cho các điểm yếu khi HBM tiếp tục mở rộng: cấu trúc phức tạp hơn, sinh nhiệt lớn và tiêu thụ điện cao. Kiến trúc dựng theo trục dọc của ZAM được tối ưu cho tản nhiệt, giúp dòng nhiệt thoát tốt hơn mà không phải đi xuyên qua các lớp wiring như HBM truyền thống. Hướng phát triển này cũng mở đường cho khả năng xếp chồng rất cao, hỗ trợ trên 9 lớp với lớp silicon cực mỏng 3 micron và TSV “via-in-one”.
Intel và SAIMEMORY đặt mục tiêu cuối cùng là xây dựng một khối bộ nhớ 3D mật độ cao thông qua công nghệ đóng gói 3,5D, kết hợp cả lớp dọc và ngang trên cùng một đế. Trên một đế đóng gói chung, Intel muốn đặt cả stack bộ nhớ ZAM, mạch cấp nguồn, khối giao tiếp quang và I/O, rồi dùng các kỹ thuật ghép die đời mới kèm kết nối I/O không dây bằng ghép từ trường. Cách làm này giúp tăng mật độ kết nối, giảm dây dợ phức tạp, mở đường cho các thế hệ bộ nhớ ZAM sau này vừa nhanh vừa mát hơn.
Hiện tại, HBM vẫn là lựa chọn số một cho GPU và bộ tăng tốc AI, nhưng Intel kỳ vọng ZAM có thể trở thành lựa chọn cạnh tranh khi bài toán nhiệt, công suất và quy mô bộ nhớ ngày càng trở nên căng thẳng với các mô hình AI sinh nội dung. Tuy vậy, ZAM cần bước ra ứng dụng thực tế và có sản phẩm thương mại trước khi có thể thực sự được xem là đối thủ xứng tầm với HBM trong các hệ thống AI đang bùng nổ.
Wccftech.
